PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-103240

(43) Date of publication of application: 13.04.1999

(51)Int.CI.

HO3K 3/037 HO3K 3/3562 HO3K 19/0185

(21)Application number: 09-261741

1741

TOSHIBA CORP

(22)Date of filing:

26.09.1997

(72)Inventor:

(71)Applicant:


HAMADA MOTOTSUGU

KURODA TADAHIRO

(54) LATCH CIRCUIT PROVIDED WITH CLOCK SIGNAL LEVEL CONVERSION FUNCTION, AND FLIP-FLOP CIRCUIT (57) Abstract:

PROBLEM TO BE SOLVED: To prevent leakage current from flowing through a flip-flop circuit.

SOLUTION: This flip-flop circuit provided with a master latch circuit ML and a slave latch circuit SL is driven by voltage VDD1. A clock signal CK is amplituded between voltage VDD2 lower than the voltage VDD1 and ground voltage. A clock signal level conversion circuit CLC is arranged on a front stage for inputting the clock signal to the FF circuit. The circuit CLC boosts the voltage VDD2 of the clock signal CK to the voltage VDD and then inputs a high voltage clock signal CK to the FF circuit. Consequently the leakage current can be prevented from flowing through the flip-flop circuit.



LEGAL STATUS

[Date of request for examination]

13.11.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]
[Date of registration]

3582967

06.08.2004

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-103240

(43)公開日 平成11年(1999) 4月13日


(51) Int. Cl. 6	識別記号	庁内整理番号	F I	技術表示箇所
H03K 3/037			H03K 3/037	В
3/3562			3/356	С
19/0185			19/00	101 B
			審査請求 未請求	さ 請求項の数 5 OL (全7頁)
(21)出願番号	特願平9-261	7 4 1	(71)出願人 000 株式会	003078
(22)出願日	平成9年(199	7) 9月26日		元来之 県川崎市幸区堀川町72番地
			(72)発明者 濱 田 神奈川!	基 嗣
			株式会	社東芝半導体システム技術センター
			(72)発明者 黒 田	忠広
			神奈川	県川崎市幸区堀川町580番1号
				社東芝半導体システム技術センター
			内	
			(74)代理人 弁理士	佐藤 一雄 (外3名)
	·		1	

(54)【発明の名称】クロック信号レベル変換機能付ラッチ回路及びフリップフロップ回路

(57)【要約】

【課題】 フリップフロップ回路内でリーク電流が流れるのを防止する。

【解決手段】 マスターラッチ回路MLとスレーブラッチ回路SLとを備えるフリップフロップ回路を電圧VDD1で動作させる。また、クロック信号CKを、電圧VDD1よりも低い電圧VDD2とグランドとの間で振幅させる。このクロック信号CKをフリップフロップ回路へ入力する前段に、クロック信号レベル変換回路CLCで、電圧VDD2のハイのクロック信号CKを、電圧VDD1に上げた後にフリップフロップ回路へ入力する。これにより、フリップフロップ回路内でリーク電流が流れるのを防止することができる。



【特許請求の範囲】

【請求項1】第1の電圧で動作するラッチ回路であって、入力されたクロック信号がハイの間は、前記クロック信号の立ち上がり時における入力信号の内容を保持して出力信号とし、前記クロック信号がロウの間は、前記入力信号にかかわらずハイの出力信号を出力する、ラッチ回路と、

前記ラッチ回路へ前記クロック信号を入力する前段に設けられたクロック信号レベル変換回路であって、前記クロック信号がハイの場合には、前記第1の電圧より低い第2の電圧で入力されたクロック信号の電圧レベルを高めたうえで、前記第1の電圧のクロック信号として前記ラッチ回路へ入力するための、クロック信号レベル変換回路と、

を備えたことを特徴とするクロック信号レベル変換機能 付ラッチ回路。

【請求項2】前記ラッチ回路は、前記第1の電圧の電源に入力端子が接続されたプリチャージ用の第1トランジスタを備えるとともに、前記クロック信号レベル変換回路からこの第1トランジスタの制御端子へ前記第1の電圧の前記クロック信号を入力することを特徴とする請求項1に記載のクロック信号レベル変換機能付ラッチ回路。

【請求項3】前記ラッチ回路は、負側電源に接続された出力端子と、前記第2の電圧の前記クロック信号が入力される制御端子とを有する、第2トランジスタを備え、前記クロック信号レベル変換回路は、前記第1の電圧の電源に接続された入力端子と、前記第1トランジスタの制御端子へ接続された出力端子と、前記第2トランジスタの入力端子に接続された制御端子とを有する、第3ト 30 ランジスタを備える、

ことを特徴とする請求項2に記載のクロック信号レベル変換機能付ラッチ回路。

【請求項4】前記クロック信号レベル変換回路は、前記第3トランジスタの出力端子と、前記第2の電圧の前記クロック信号を取り込むためのクロック入力端子との間に、常時オン状態となる、第4トランジスタを備えることを特徴とする請求項3に記載のクロック信号レベル変換機能付ラッチ回路。

【請求項5】前記請求項1乃至請求項4のいずれかに記載のクロック信号レベル変換機能付ラッチ回路から構成されたマスターラッチ回路と、

このマスターラッチ回路からの出力信号により動作する スレープラッチ回路と、

を備えたことを特徴とするクロック信号レベル変換機能 付フリップフロップ回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はクロック信号レベル 変換機能付ラッチ回路及びフリップフロップ回路に関 し、特に、多電源で動作するLSIに用いられる、クロック信号レベル変換機能付ラッチ回路及びフリップフロップ回路に関する。

[0002]

【従来の技術】集積回路の低消費電力化を図るために、 チップ内部を多電源化することが、従来から行われてい る。例えば、通常電圧VDDで動作する組み合わせ論理 回路と、この通常電圧VDDより低い低電圧VDDLで 動作する組み合わせ論理回路とを、1つのLSIチップ の中に設けることが行われている。さらにこれに加え て、クロック信号やデータ信号における振幅の低電圧化 を図ることが行われている。このようなLSIにおいて は、低電圧VDDLで動作する組み合わせ論理回路と、 通常電圧VDDで動作する組み合わせ論理回路との間 で、データ信号のやりとりをする場合、電圧レベルを変 換する必要が生じる。このような電圧レベルの変換は、 フリップフロップ回路で行われるのが一般的である。 【0003】このようなフリップフロップ回路は、例え ば、「1997 Symposium on VLSI Circuits Digest of T echnical Papers, pp97-98」に開示されている。これに

【0003】このようなフリッフフロッフ回路は、例えば、「1997 Symposium on VLSI Circuits Digest of Technical Papers, pp97-98」に開示されている。これには、図3に示すようなフリップフロップ回路が開示されている。図3からわかるように、このフリップフロップ回路は、図中左側から低電圧VDDLで振幅するクロック信号CKや入力データ信号IDを入力し、図中右側から通常電圧VDDで振幅する出力データ信号ODを出力する回路である。

[0004]

【発明が解決しようとする課題】ところで、図3に示す フリップフロップ回路は、プリチャージ用のp型MOS トランジスタP1、P2におけるしきい値電圧を、他の MOSトランジスタより、高くする必要がある。なぜな ら、p型MOSトランジスタP1、P2のしきい値電圧 が低いと、クロック信号CKがハイとなった場合でも、 これらp型MOSトランジスタP1、P2が完全なオフ 状態とならず、リーク電流LCが流れてしまうという問 題があるからである。例えば、p型MOSトランジスタ P1に着目すると、クロック信号CKがハイとなった場 合は、このp型MOSトランジスタP1は完全なオフ状 態となり、電圧VDDの電源とノードXとの間を遮断し なければならない。しかしながら、p型MOSトランジ スタP1のしきい値電圧が低いと、クロック信号CKが ハイとなっても、このp型MOSトランジスタP1が完 全なオフ状態とならず、電圧VDDの電源からノードX ヘリーク電流しCが流れてしまう。このことはp型MO SトランジスタP2においても同様である。このように クロック信号CKがハイのときに、定常的なリーク電流 LCが流れると、消費電力が増大するとともに動作速度 の低下を招く。以上のような理由により、p型MOSト ランジスタP1、P2のしきい値電圧を高くしておく必 50 要があるのである。

【0005】このようにしきい値電圧を高くしておくため、従来は、これらp型MOSトランジスタP1、P2の基板へしきい値制御用電圧VWELLを印加していた。しかし、このしきい値制御用電圧VWELLが必要となると、このフリップフロップ回路を動作させるために、3種類の電圧電源が少なくとも必要になるという問題があった。すなわち、このしきい値制御用電圧VWELしの他に、p型MOSトランジスタP1、P2等のMOSトランジスタを動作させるための電圧VDDと、クロック信号CK等を発生させるためやインパータINV1を動作させるための電圧VDDLとが、必要となり、全部で3つの異なる電圧の電源が必要になるという問題があった。

【0006】一方、p型MOSトランジスタP1、P2のしきい値電圧を、集積回路の製造過程におけるイオンインプラエ程において制御する方法も存在した。しかし、このようなやり方は1つの集積回路内に異なるしきい値電圧のMOSトランジスタが混在することとなり、製造工程数の増加や製造コストの増大を招くという問題があった。

【0007】そこで本発明は、これらの課題に鑑みてなされたものであり、クロック信号CKを、フリップフロップ回路の動作用電圧より低い電圧で振幅させた場合でも、リーク電流LCが流れないようにしたフリップフロップ回路を提供することを目的とする。すなわち、クロック信号CKがハイになった場合に、プリチャージ用のp型MOSトランジスタP1、P2が十分なオフ状態にならないという問題を解決することを目的とする。

[0008]

【課題を解決するための手段】上記課題を解決するた 30 め、本発明に係るクロック信号レベル変換機能付ラッチ 回路は、第1の電圧で動作するラッチ回路であって、入力されたクロック信号がハイの間は、前記クロック信号 の立ち上がり時における入力信号の内容を保持して出力信号とし、前記クロック信号がロウの間は、前記入力信号にかかわらずハイの出力信号を入力する前段にかかわらずハイの出力信号を入力する前段に設けられたクロック信号レベル変換回路であって、前記カーック信号がハイの場合には、前記第1の電圧レベルを高めたうえで、前記第1の電圧のクロック信号レベル変換回路と、前記第1の電圧のクロック信号レベル変換回路と、を備えたことを特徴とするものである。

[0009]

【発明の実施の形態】本実施形態は、マスターラッチ回路とスレープラッチ回路とからなるフリップフロップ回路へクロック信号を入力する際に、このクロック信号のハイ状態における電圧を高くして、このフリップフロップ回路で用いられているMOSトランジスタが十分なオフ状態となるようにしたものである。そしてこれによ

り、リーク電流が流れないようにして、消費電力の抑制を図ったものである。以下により詳しく説明する。

【0010】図1は本実施形態に係るクロック信号レペル変換機能付フリップフロップの回路の一例を示す図である。

【0011】この図1からわかるように、本実施形態のクロック信号レベル変換機能付フリップフロップ回路は、マスターラッチ回路MLとスレープラッチ回路SLとクロック信号レベル変換回路CLCとを、備えて構成される。

【0012】マスタースレープラッチMLは、p型MOSトランジスタP1乃至P4と、n型MOSトランジスタN1乃至N6と、インバータINV1とを、備えて構成される。すなわち、図中下側におけるグランド端子の上側には、n型MOSトランジスタN6が設けられている。電圧VDD1の電源とこのn型MOSトランジスタN6との間における図中左側には、p型MOSトランジスタN1と、n型MOSトランジスタN1と、n型MOSトランジスタN6との間における図中右側には、p型MOSトランジスタN6との間における図中右側には、p型MOSトランジスタN6との間における図中右側には、p型MOSトランジスタN4とが、直列的に接続されて、設けられている。

【0013】前述のp型MOSトランジスタP3と並列に、p型MOSトランジスタP1が設けられている。また、前述のp型MOSトランジスタP4と並列に、p型MOSトランジスタP2が設けられている。これらp型MOSトランジスタP1、P2は、ノードA、Bをクロック信号CKがロウのときには常にハイ状態にする、プリチャージ用のトランジスタである。p型MOSトランジスタN2のゲートGは互いに共通接続されており、その中点はp型MOSトランジスタP3とn型MOSトランジスタN1のゲートGは互いに共通接続されており、その中点はp型MOSトランジスタP3のゲートGとn型MOSトランジスタN1のゲートGは互いに共通接続されており、その中点はp型MOSトランジスタP4とn型MOSトランジスタN2との間のノードBに接続されている。

【0014】n型MOSトランジスタN1とn型MOSトランジスタN3との間にはノードCが設けられており、n型MOSトランジスタN2とn型MOSトランジスタN4との間にはノードDが設けられている。これらノードCとノードDとの間にはn型MOSトランジスタN5が接続されている。このn型MOSトランジスタN5が接続されている。このn型MOSトランジスタN5が接続されている。つまり、このn型MOSトランジスタN5は、常時オン状態のトランジスタになっている。

【0015】 n型MOSトランジスタN3のゲートGと 50 n型MOSトランジスタN4のゲートGとの間には、イ

ンバータINV1が接続されている。このインバータI NV1は、電圧VDD1よりも低い電圧である電圧VD D2で、動作するようになっている。n型MOSトラン ジスタN3のゲートGには、入力データ信号IDが入力 され、n型MOSトランジスタN4のゲートGには、入 カデータ信号IDを反転した信号が入力される。したが って、n型MOSトランジスタN3とn型MOSトラン ジスタN4は互いに相補動作するようになっている。ま た、入力データ信号IDは、グランドからVDD2の幅 で振幅する信号である。

【0016】スレープラッチ回路SLは、NAND回路 ND1、ND2と、インバータINV2とを備えて構成 される。すなわち、NAND回路ND1の出力側は、N AND回路ND2の第1の入力側に接続されており、N AND回路ND2の出力側は、NAND回路ND1の第 1の入力側に接続されている。NAND回路ND1の第 2の入力側は、p型MOSトランジスタP4のゲートG 側へ接続されている。つまり、ノードAに接続されてい る。NAND回路ND2の第2の入力側は、p型MOS トランジスタP3のゲートG側へ接続されている。つま り、ノードBに接続されている。NAND回路ND1の 出力側にはノードGが設けられており、NAND回路N D2の出力側にはノードHが設けられている。このノー ドHには、インバータINV2が接続されている。この インバータINV2からの出力が、出力データ信号OD となる。すなわち、このクロック信号レベル変換機能付 フリップフロップ回路の出力信号である、出力データ信 号ODとなる。

【0017】これらマスターラッチ回路MLとスレーブ 換回路CLCが設けられている。つまり、マスターラッ チ回路MLの前段に、クロック信号レベル変換回路CL Cが設けられている。このクロック信号レベル変換回路 CLCは、p型MOSトランジスタP5、P6と、n型 MOSトランジスタN7とを備えて構成される。

【0018】電圧VDD1の電源とn型MOSトランジ スタN6のゲートGとの間には、p型MOSトランジス タ P 5 と n 型 M O S ト ランジスタ N 7 とが、直列的に接 続されて、設けられている。 p型MOSトランジスタP 5のゲートGは、前述したn型MOSトランジスタN 3、N4、N6の接続点であるノードEと接続されてい る。p型MOSトランジスタP5とn型MOSトランジ スタN7との間には、ノードFが設けられている。この ノードFは、p型MOSトランジスタP1のゲートG と、p型MOSトランジスタP2のゲートGと、p型M OSトランジスタP6のゲートGとへ、接続されてい る。n型MOSトランジスタN7のゲートGは、電圧V DD2の電源に接続されている。したがって、このn型 MOSトランジスタN7は常時オン状態のトランジスタ になっている。n型MOSトランジスタN7とn型MO

SトランジスタN6との間には、クロック信号CKを入 力するためのクロック入力端子が設けられている。この クロック信号CKは、グランドからVDD2の間で振幅 する信号である。前述の接続点Eと電圧VDD1の電源 との間には、p型MOSトランジスタP6が設けられて いる。

【0019】次に、この図1に示すクロック信号レベル 変換機能付フリップフロップ回路の動作を、図2に基づ いて説明する。この図2は、このクロック信号レベル変 10 換機能付フリップフロップ回路にける各所のタイムチャ ートを示す図である。図2(a)はクロック信号CKの 一例を示すタイムチャートであり、図2(b)は入力デ ータ信号IDの一例を示すタイムチャートである。これ らクロック信号CKと入力データ信号IDとは、グラン ドからVDD2の幅で振幅する。図2(c)乃至(j) は、ノードA乃至Hにおける電圧の一例を示すタイムチ ャートであり、グランドからVDD1の幅で振幅する。 図2(k)は、出力データ信号ODの一例を示すタイム チャートであり、グランドからVDD1の幅で振幅す る。

【0020】特に図2(a)(b)(k)からわかるよ うに、このクロック信号レベル変換機能付フリップフロ ップ回路は、クロック信号CKの立ち上がり時にハイの 入力データ信号IDが入力された場合に、その後におけ るクロック信号CKの一周期分の間、ハイの出力データ 信号〇Dを出力するとともに、その電圧を電圧VDD2 から電圧VDD1へ昇圧する回路である。マスターラッ チ回路MLを単独で見ると、入力されたクロック信号C Kがハイの間は、このクロック信号CKの立ち上がり時 ラッチ回路SLの図中外側には、クロック信号レベル変 30 における入力データ信号IDを保持する。すなわち、ク ロック信号CKの立ち上がり時おける入力データ信号Ⅰ Dのハイ又はロウに対応して、ノードA又はBのいずれ か一方をハイとし、他方をロウとする。一方、前記クロ ック信号CKがロウの間は、前記入力データ信号IDの 内容にかかわらず、ノードA及びBをハイとする。この ような動作をするマスターラッチ回路MLは、一般にラ ッチ型センスアンプと呼ばれる、広義のラッチ回路であ る。より詳しく説明すると、以下のようになる。

> 【0021】図1からわかるように、クロック信号CK 40 がn型MOSトランジスタN6のゲートGと、p型MO SトランジスタP1、P2、P6のゲートGとへ、入力 されている。このようにクロック信号CKが入力されて いる状態において、図2(b)からわかるように、時刻 t1に、入力データ信号IDがロウからハイに切り替わ ったとする。この時刻t1においては、図2(a)から わかるように、クロック信号CKはロウであり、n型M OSトランジスタN6はオフである。このため、図2 (c)乃至(k)からわかるように、このクロック信号 レベル変換機能付フリップフロップ回路には、影響が現 50 れない。

【0022】次に図2(a)からわかるように、時刻t 2でクロック信号CKがロウからハイに切り替わる。す ると、n型MOSトランジスタN6がオンとなる。この ため、図2(d)からわかるように、ノードEの電圧が グランドとなる。したがって、p型MOSトランジスタ P5がオンとなり、図2(c)からわかるように、ノー ドFがハイとなる。このノードFの電圧はVDD1であ り、クロック信号CKの電圧VDD2よりも高い電圧で ある。ノードFがハイであるので、p型MOSトランジ スタP1、P2、P6はいずれもオフとなる。このと き、これらp型MOSトランジスタP1、P2、P6の ゲートGの電圧はVDD1であり、ソースの電圧もVD D1である。このため、p型MOSトランジスタP1、 P2、P6は、リーク電流が流れない程度の十分なオフ 状態となる。

【0023】さらにこの時刻t2にいては、図2(b) からわかるように、入力データ信号IDがハイであるの で、n型MOSトランジスタN3はオンであり、n型M OSトランジスタN4はオフである。このため、図2 (e)からわかるように、ノードCは直ちにロウとな る。これに対して図2 (f)からわかるように、ノード Dは遅延時間DTだけ遅れた後でロウとなる。これは、 ノードDは、n型MOSトランジスタN4がオフである ので直ちにはグランド電位とはならないが、常時オン状 態であるn型MOSトランジスタN5を介して、ノード Cのグランド電位が伝搬してきた後にグランド電位にな るためである。このとき、図2(h)からわかるよう。 に、ノードBはハイである。したがって、図2(g)か らわかるように、ノードAは直ちにロウとなる。このノ オフとなり、p型MOSトランジスタP4はオンとな る。このため、図2(f)からわかるように、遅延時間 DT経過後にノードDがロウになったときには、すでに n型MOSトランジスタN2がオフとなっているので、 図2(h)からわかるように、ノードBはハイのままと なる。

【0024】このように、ノードAがロウ、ノードBが ハイであるので、図2(i)(j)からわかるように、 ノードGがロウからハイに切り替わり、ノードHがハイ からロウに切り替わる。このため、図2 (k)からわか 40 るように、出力データ信号ODはロウからハイに切り替 わる。この出力データ信号ODの電圧はVDD1であ り、入力データ信号IDの電圧であるVDD2よりも高 い電圧になっている。

【0025】次に図2(b)からわかるように、時刻t 3 で入力データ信号 I D がハイからロウに切り替わった とする。しかし、図2(a)からわかるように、クロッ ク信号CKはハイ状態のままであり、n型MOSトラン ジスタN6はオン状態のままである。このため、このク ロック信号レベル変換機能付フリップフロップ回路に

は、影響が現れない。

【0026】次に図2(a)からわかるように、時刻t 4 でクロック信号 C K がハイからロウに切り替わる。す ると、p型MOSトランジスタP1、P2、P6がいず れもオンとなる。また、n型MOSトランジスタN6が オフとなる。p型MOSトランジスタP1、P2がオン であり、n型MOSトランジスタN6がオフであるの で、図2(g)(h)からわかるように、ノードA、B はいずれもハイとなる。したがって、n型MOSトラン 10·ジスタN1、N2はともにオンとなり、図2 (e)

8

(f)からわかるように、ノードC、Dはともにハイと なる。このときp型MOSトランジスタP6がオンであ るので、図2(d)からわかるように、ノードEがハイ となる。このノードEの電圧はVDD1となる。このた め、p型MOSトランジスタP5はリーク電流が流れな い程度の十分なオフ状態となる。

【0027】次に図2(a)からわかるように、時刻t 5 でクロック信号CKがロウからハイに切り替わる。す ると、入力データ信号IDがロウとなっているので、上 20 述したクロック信号CKの立ち上がり時の動作である時 刻t2における動作と同様の過程を経て、出力データ信 号〇Dがハイからロウへ切り替わる。

【0028】以上のように、本実施形態に係るクロック 信号レベル変換機能付フリップフロップ回路は、図1か らわかるように、マスターラッチ回路MLヘクロック信 号CKを入力する前に、このクロック信号CKの電圧を VDD2からVDD1へ上げることとした。このため、 p型MOSトランジスタP1、P 2 にリーク電流が流れ てしまうことがなくなる。すなわち、クロック信号CK ードAがロウになると、n型MOSトランジスタN2は 30 がハイの場合は、p型MOSトランジスタP1、P2の ゲートGの電圧が、電圧VDD1となり、ソース側の電 圧と同電圧となる。このため、これらp型MOSトラン ジスタP1、P2をリーク電流が流れない十分なオフ状 態とすることができる。

> 【0029】しかも、従来のようなしきい値制御用電圧 VWELLが不要となるので、電源電圧の種類を削減す ることができる。すなわち、本実施形態に係るクロック 信号レベル変換機能付フリップフロップ回路を用いれ は、電圧VDD1の電源と、電圧VDD2の電源との、 2種類で済ますことができる。つまり、クロック信号レ ベル変換機能付フリップフロップ回路等を動作させるた めに用いられる電圧VDD1の電源と、インパータIN V1を動作させるためやクロック信号CKを発生させる ため等に用いられる電圧VDD2の電源で、済ますこと ができる。また、使用されているpMOSトランジスタ のしきい値電圧を1つにすることもできるので、製造工 程数の削減や製造コストの低減を図ることができる。

【0030】さらに、p型MOSトランジスタP5とク ロック信号CKの入力用端子との間に、n型MOSトラ 50 ンジスタN7を設けたので、逆電流が流れるのを防止す ることができる。つまり、p型MOSトランジスタP5からクロック信号CKの入力用端子側へ電流が流れるのを防止することができる。なぜなら、クロック信号CKが電圧VDD2のハイとなり、p型MOSトランジスタP5がオンとなった場合でも、n型MOSトランジスタN7のゲートGも電圧VDD2であるので、実質的に電流は流れないからである。。

【0031】しかも、クロック信号CKがロウのときには、p型MOSトランジスタP6を介すことにより、電圧VDD1をp型MOSトランジスタP5のゲートGへ印加するので、このp型MOSトランジスタP5をリーク電流が流れない程度の十分なオフ状態とすることができる。すなわち、p型MOSトランジスタP5のソース側の電圧VDD1と同電圧を、p型MOSトランジスタP5のゲートGに印加することとしたので、このp型MOSトランジスタP5を十分なオフ状態とすることができる。

【0032】なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば、図1に示すスレープラッチ回路SLを省略して、ラッチ回路として用いることもできる。すなわち、クロック信号レベル変換機能付ラッチ回路として、用いることもできる。

【0033】また、電圧の高低関係は上記実施形態に限られるものではない。例えば、入力データ信号IDとクロック信号CKとは、異なる電圧の振幅であっても良い。一方、p型MOSトランジスタP5とp型MOSトランジスタP6との電源電圧は、互いに等しく、且つ、p型MOSトランジスタP1乃至P4の電源電圧と等しいか又は高ければ良い。また、n型MOSトランジスタ

N 7 のゲート側の電源電圧を VN7G とし、インパータ IN V 1 の電源電圧を VINV とし、入力データ信号 IDの振幅を VIDとし、クロック信号 CKの振幅を VCKとすると、 VID≥ VINVであり、且つ、 VCK≥ VN7G であれば良い。

10

[0034]

【発明の効果】以上説明したように、本発明に係るクロック信号レベル変換機能付ラッチ回路及びフリップフロップ回路によれば、クロック信号の電圧レベルを高くした後に、クロック信号をこれらラッチ回路及びフリップフロップ回路へ入力することとしたので、内部にリーク電流が流れるのを防止することができる。

【図面の簡単な説明】

【図1】本発明の一実施形態に係るクロック信号レベル 変換機能付フリップフロップの回路の一例を示す図。

【図2】図1のクロック信号レベル変換機能付フリップフロップ回路のタイムチャートを示す図。

【図3】従来のフリップフロップ回路を示す図。

【符号の説明】

20 ML マスターラッチ回路

SL スレーブラッチ回路

CLC クロック信号レベル変換回路

ID 入力データ信号


OD 出力データ信号

CK クロック信号

INV1、INV2 インバータ

P1~P4 p型MOSトランジスタ

N1~N6 n型MOSトランジスタ



WELL

P1 VDD VDD VDD P2

(GND-VDDL)

(GND-VDDL)

(GND-VDDL)

(GND-VDDL)